岗位职责：

1. 开发设计处理器IP核，例如RISC-V
2. 负责IP/system level 测试平台规划及搭建；
3. 设计文档的编写
4. 对应设计的测试用例开发，及debug；
5. 不同微架构解决方案的评估
6. 构建/维护/运行综合、形式化验证、Lint&CDC&Power检查

岗位需求：

1. ME/EE/CS硕士以上学历，3年以上IP，SoC或处理器设计相关经验
2. 熟悉Verilog、SystemVerilog
3. 熟悉irun（ncsim、simulation、indago）、VCS等仿真工具
4. 熟悉编程脚本（Makefile、Perl、Python等）
5. 熟悉AMBA系统总线（AXI4.0、AHB等）
6. 具备良好的RTL Coding风格及能力
7. 有以下一个或多个领域的经验者优先：
   1. 熟悉RISC架构和微架构；熟悉 I/D-Cache, MMU, Instruction Fetch Unit（IFU）, Load/Store Unit（LSU）, JTAG, TRACE, SoC 架构等设计
   2. 具备C、汇编语言等编程能力
   3. 熟悉计算机体系结构，了解处理器原理。
   4. 具备独立的分析问题、解决问题的能力
   5. 较强的书面和交流沟通能力以及多个团队合作的能力
   6. 工作积极主动、有责任心